반도체 회로 설계

• RTL·게이트 레벨 디지털 회로 설계(Verilog·SystemVerilog)
• 아날로그·혼성신호 회로(ADC·PLL·센싱 블록) 설계와 시뮬레이션
• IP 설계와 기능·타이밍 검증, 전력·면적 최적화
• 설계 리뷰와 레이아웃·검증팀 협업
• 실리콘 평가 결과 분석과 불량 원인 추적
• 테이프아웃 전 설계 무결성 확인

• 가장 까다로운 일은 설계보다 검증입니다. 실제로 작동하지 않을까 하는 불안, 즉 설계의 무결성을 끝까지 확인하는 부담이 큽니다.
• 대기업 설계는 유연성, 수도권 근무지, 대외 이미지가 장점이지만, 국내에 이직할 곳이 많지 않아 내부 경쟁이 치열합니다.
• 학사만으로는 대기업 설계 진입이 어렵습니다. 현직자는 대학원 진학을 직접 권했고, 공개 Q&A에서도 석사 선호 경향이 반복해서 언급됩니다. 연봉은 반도체 직무 중 상위권이지만 진입장벽이 높습니다.
• 대형 프로젝트는 30~40명이 나눠 맡습니다. 내 블록이 전체 칩 일정에 영향을 주므로 협업과 일정 준수가 중요하고, 여러 팀과의 소통 스트레스가 있습니다.
• 학습 범위가 넓고, 개발 후반으로 갈수록 기능 검증·타이밍 클로저·디버깅 압박이 커집니다. 마감 기간에는 워라밸이 좋지 않다는 평이 있습니다.

1. 주니어 (0~3년)
   IP 하나를 맡아 설계·검증해 보며 방법론을 배웁니다. 디지털인지 아날로그인지에 따라 배우는 흐름이 다릅니다.
2. 미들 (3~7년)
   블록 단위 설계를 책임지고 타이밍·전력·면적 트레이드오프를 판단합니다. 검증·레이아웃팀과 일정을 조율합니다.
3. 시니어 (7년~)
   칩 아키텍처 결정과 신규 제품(HBM·차세대 DRAM 등) 설계를 리드하고, 30~40명 프로젝트의 파트를 맡습니다.
4. 이후
   설계 팀장·아키텍트, 팹리스 창업이나 외국계 반도체 기업 이동, 교수·연구직으로 이어집니다.

단위 만원, 세전 기본급 기준 추정치. 산업·기업 규모·인센티브에 따라 범위를 벗어나는 경우가 흔합니다.

• 디지털 설계 지원자는 Verilog로 무엇을 설계했는지(자판기·디지털 시계·버스 인터페이스·FIFO·SRAM 컨트롤러 등) 구체적으로 묻습니다. 요구사항→설계 구조→문제 해결 과정을 정리하세요.
• SoC 직무는 컴퓨터 구조론·운영체제론을, 메모리 직무는 DRAM·NAND 동작 원리를 전공 면접에서 확인합니다.
• 품질·공정 경험으로 설계에 지원할 때는 '트랜지스터의 어떤 수치를 어떤 관점에서 분석하고 싶은지'를 말할 수 있어야 합니다.
• 기술뿐 아니라 설계 판단(왜 이 구조·이 트레이드오프를 택했는지)을 논리적으로 설명하는 연습이 필요하다는 현직자 조언이 있습니다. 성능 개선 수치를 구체적으로 남긴 프로젝트가 강합니다.
• 영어 능력을 핵심 역량으로 꼽는 현직자가 있습니다. 영어 성적과 기술 문서 독해를 준비하세요.

• 인프런 등 강의로 Quartus, iverilog, GTKWave를 써서 다양한 로직을 직접 설계해 보세요. HDL 경험이 없다면 이것부터 시작합니다.
• FIFO, SRAM 컨트롤러, 버스 인터페이스처럼 작은 모듈을 RTL로 설계·시뮬레이션하고, 요구사항·설계 구조·문제 해결 과정을 문서로 정리해 두세요. FPGA 프로젝트로 적성을 먼저 확인하라는 조언도 있습니다.
• 중소벤처기업부 주관 반도체 설계 교육이나 IDEC 시스템 반도체 설계 인력 과정을 활용하세요.
• SoC를 노린다면 컴퓨터 구조론·운영체제론을, 메모리라면 DRAM·NAND·HBM 구조를 공부하세요. 디지털 논리회로·컴퓨터 구조·타이밍 개념은 공통 기본입니다. CMOS 구성 같은 소자 기초도 레이아웃 설계에 필수입니다.
• 대학원 진학을 진지하게 검토하세요. 설계 직무는 석사가 사실상 기본 조건으로 작동합니다. 학사로 간다면 공모전 수상·인턴·테이프아웃 경험으로 객관적 증빙을 만드세요.

• 디지털 설계 수업에서 Verilog 코딩이 적성에 맞다고 느낀 사람
• 설계한 것이 실제로 동작하지 않을까 하는 불안을 검증으로 해소하는 성향
• 문제 원인을 끝까지 추적하는 디버깅을 즐기고, 넓은 학습 범위를 감당할 수 있는 사람

• IDEC 시스템 반도체 설계 교육
• 중소벤처기업부 반도체 설계 과정
• Verilog·FPGA 온라인 강의 포트폴리오
• 석사 학위(사실상 기본)